怎么判断电脑系统等级高低_怎么看电脑系统等级

1.计算机有几个等级

2.Xp操作系统安全等级划分

3.怎样区分计算机等级？A、B、C、D各代表什么等级？

中央处理器

Central processing unit.

也就是电脑的大脑，用来进行运算的地方

CPU是Central Processing Unit的缩写，翻译成中文直译为中央处理单元。按汉语习惯，一般译为中央处理器。

通常一台计算机硬件系统，由五个必要的部分组成：控制器、计算器、存储器、输入设备和输出设备。而在微型计算机中，是把控制器和计算器整合集成在一个集成块中，这就是CPU了。

CPU是一台微机的核心部件，顾名思义，计算机的控制和计算都是由它来完成的，所以有人把它比喻为人的大脑。由CPU的型号，就可以大体判断一台计算机的等级高低。

这18条背下来没人敢和你忽悠CPU

1.主频

主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的主频＝外频×倍频系数。很多人认为主频就决定着CPU的运行速度，这不仅是个片面的，而且对于服务器来讲，这个认识也出现了偏差。至今，没有一条确定的公式能够实现主频和实际的运算速度两者之间的数值关系，即使是两大处理器厂家Intel和AMD，在这点上也存在着很大的争议，我们从Intel的产品的发展趋势，可以看出Intel很注重加强自身主频的发展。像其他的处理器厂家，有人曾经拿过一快1G的全美达来做比较，它的运行效率相当于2G的Intel处理器。

所以，CPU的主频与CPU实际的运算能力是没有直接关系的，主频表示在CPU内数字脉冲信号震荡的速度。在Intel的处理器产品中，我们也可以看到这样的例子：1 GHz Itanium芯片能够表现得差不多跟2.66 GHz Xeon/Opteron一样快，或是1.5 GHz Itanium 2大约跟4 GHz Xeon/Opteron一样快。CPU的运算速度还要看CPU的流水线的各方面的性能指标。

当然，主频和实际的运算速度是有关的，只能说主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。

2.外频

外频是CPU的基准频率，单位也是MHz。CPU的外频决定着整块主板的运行速度。说白了，在台式机中，我们所说的超频，都是超CPU的外频（当然一般情况下，CPU的倍频都是被锁住的）相信这点是很好理解的。但对于服务器CPU来讲，超频是绝对不允许的。前面说到CPU决定着主板的运行速度，两者是同步运行的，如果把服务器CPU超频了，改变了外频，会产生异步运行，（台式机很多主板都支持异步运行）这样会造成整个服务器系统的不稳定。

目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。

3.前端总线(FSB)频率

前端总线(FSB)频率(即总线频率)是直接影响CPU与内存直接数据交换速度。有一条公式可以计算，即数据带宽＝(总线频率×数据带宽)/8，数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。比方，现在的支持64位的至强Nocona，前端总线是800MHz，按照公式，它的数据传输最大带宽是6.4GB/秒。

外频与前端总线(FSB)频率的区别：前端总线的速度指的是数据传输的速度，外频是CPU与主板之间同步运行的速度。也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz×64bit÷8Byte/bit=800MB/s。

其实现在“HyperTransport”构架的出现，让这种实际意义上的前端总线(FSB)频率发生了变化。之前我们知道IA-32架构必须有三大重要的构件：内存控制器Hub (MCH) ,I/O控制器Hub和PCI Hub，像Intel很典型的芯片组 Intel 7501、Intel7505芯片组，为双至强处理器量身定做的，它们所包含的MCH为CPU提供了频率为533MHz的前端总线，配合DDR内存，前端总线带宽可达到4.3GB/秒。但随着处理器性能不断提高同时给系统架构带来了很多问题。而“HyperTransport”构架不但解决了问题，而且更有效地提高了总线带宽，比方AMD Opteron处理器，灵活的HyperTransport I/O总线体系结构让它整合了内存控制器，使处理器不通过系统总线传给芯片组而直接和内存交换数据。这样的话，前端总线(FSB)频率在AMD Opteron处理器就不知道从何钙鹆恕?

4、CPU的位和字长

位：在数字电路和电脑技术中用二进制，代码只有“0”和“1”，其中无论是 “0”或是“1”在CPU中都是 一“位”。

字长：电脑技术中对CPU在单位时间内(同一时间)能一次处理的二进制数的位数叫字长。所以能处理字长为8位数据的CPU通常就叫8位的CPU。同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。字节和字长的区别：由于常用的英文字符用8位二进制就可以表示，所以通常就将8位称为一个字节。字长的长度是不固定的，对于不同的CPU、字长的长度也不一样。8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为64位的CPU一次可以处理8个字节。

5.倍频系数

倍频系数是指CPU主频与外频之间的相对比例关系。在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。这是因为CPU与系统之间数据传输速度是有限的，一味追求高倍频而得到高主频的CPU就会出现明显的“瓶颈”效应—CPU从系统中得到数据的极限速度不能够满足CPU运算的速度。一般除了工程样版的Intel的CPU都是锁了倍频的，而AMD之前都没有锁。

6.缓存

缓存大小也是CPU的重要指标之一，而且缓存的结构和大小对CPU速度的影响非常大，CPU内缓存的运行频率极高，一般是和处理器同频运作，工作效率远远大于系统内存和硬盘。实际工作时，CPU往往需要重复读取同样的数据块，而缓存容量的增大，可以大幅度提升CPU内部读取数据的命中率，而不用再到内存或者硬盘上寻找，以此提高系统性能。但是由于CPU芯片面积和成本的因素来考虑，缓存都很小。

L1 Cache(一级缓存)是CPU第一层高速缓存，分为数据缓存和指令缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般服务器CPU的L1缓存的容量通常在32—256KB。

L2 Cache(二级缓存)是CPU的第二层高速缓存，分内部和外部两种芯片。内部的芯片二级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。L2高速缓存容量也会影响CPU的性能，原则是越大越好，现在家庭用CPU容量最大的是512KB，而服务器和工作站上用CPU的L2高速缓存更高达256-1MB，有的高达2MB或者3MB。

L3 Cache(缓存)，分为两种，早期的是外置，现在的都是内置的。而它的实际作用即是，L3缓存的应用可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L3缓存在性能方面仍然有显著的提升。比方具有较大L3缓存的配置利用物理内存会更有效，故它比较慢的磁盘I/O子系统可以处理更多的数据请求。具有较大L3缓存的处理器提供更有效的文件系统缓存行为及较短消息和处理器队列长度。

其实最早的L3缓存被应用在AMD发布的K6-III处理器上，当时的L3缓存受限于制造工艺，并没有被集成进芯片内部，而是集成在主板上。在只能够和系统总线频率同步的L3缓存同主内存其实差不了多少。后来使用L3缓存的是英特尔为服务器市场所推出的Itanium处理器。接着就是P4EE和至强MP。Intel还打算推出一款9MB L3缓存的Itanium2处理器，和以后24MB L3缓存的双核心Itanium2处理器。

但基本上L3缓存对处理器的性能提高显得不是很重要，比方配备1MB L3缓存的Xeon MP处理器却仍然不是Opteron的对手，由此可见前端总线的增加，要比缓存增加带来更有效的性能提升。

7.CPU扩展指令集

CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从现阶段的主流体系结构讲，指令集可分为复杂指令集和精简指令集两部分，而从具体运用看，如Intel的MMX（Multi Media Extended）、SSE、 SSE2（Streaming-Single instruction multiple data-Extensions 2）、SEE3和AMD的3DNow!等都是CPU的扩展指令集，分别增强了CPU的多媒体、图形图象和Internet等的处理能力。我们通常会把CPU的扩展指令集称为"CPU的指令集"。SSE3指令集也是目前规模最小的指令集，此前MMX包含有57条命令，SSE包含有50条命令，SSE2包含有144条命令，SSE3包含有13条命令。目前SSE3也是最先进的指令集，英特尔Prescott处理器已经支持SSE3指令集，AMD会在未来双核心处理器当中加入对SSE3指令集的支持，全美达的处理器也将支持这一指令集。

8.CPU内核和I/O工作电压

从586CPU开始，CPU的工作电压分为内核电压和I/O电压两种，通常CPU的核心电压小于等于I/O电压。其中内核电压的大小是根据CPU的生产工艺而定，一般制作工艺越小，内核工作电压越低；I/O电压一般都在1.6~5V。低电压能解决耗电过大和发热过高的问题。

9.制造工艺

制造工艺的微米是指IC内电路与电路之间的距离。制造工艺的趋势是向密集度愈高的方向发展。密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度更高、功能更复杂的电路设计。现在主要的180nm、130nm、90nm。最近官方已经表示有65nm的制造工艺了。

10.指令集

（1）CISC指令集

CISC指令集，也称为复杂指令集，英文名是CISC，（Complex Instruction Set Computer的缩写）。在CISC微处理器中，程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。其实它是英特尔生产的x86系列（也就是IA-32架构）CPU及其兼容CPU，如AMD、VIA的。即使是现在新起的X86-64（也被成AMD64）都是属于CISC的范畴。

要知道什么是指令集还要从当今的X86架构的CPU说起。X86指令集是Intel为其第一块16位CPU(i8086)专门开发的，IBM1981年推出的世界第一台PC机中的CPU—i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加了X87芯片，以后就将X86指令集和X87指令集统称为X86指令集。

虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到过去的PII至强、PIII至强、Pentium 3，最后到今天的Pentium 4系列、至强（不包括至强Nocona），但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。由于Intel X86系列及其兼容CPU（如AMD Athlon MP、）都使用X86指令集，所以就形成了今天庞大的X86系列及兼容CPU阵容。x86CPU目前主要有intel的服务器CPU和AMD的服务器CPU两类。

（2）RISC指令集

RISC是英文“Reduced Instruction Set Computing ” 的缩写，中文意思是“精简指令集”。它是在CISC指令系统基础上发展起来的，有人对CISC机进行测试表明，各种指令的使用频度相当悬殊，最常使用的是一些比较简单的指令，它们仅占指令总数的20％，但在程序中出现的频度却占80％。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。并且复杂指令需要复杂的操作，必然会降低计算机的速度。基于上述原因，20世纪80年代RISC型CPU诞生了，相对于CISC型CPU ,RISC型CPU不仅精简了指令系统，还用了一种叫做“超标量和超流水线结构”，大大增加了并行处理能力。RISC指令集是高性能CPU的发展方向。它与传统的CISC(复杂指令集)相对。相比而言，RISC的指令格式统一，种类比较少，寻址方式也比复杂指令集少。当然处理速度就提高很多了。目前在中高档服务器中普遍用这一指令系统的CPU，特别是高档服务器全都用RISC指令系统的CPU。RISC指令系统更加适合高档服务器的操作系统UNIX，现在Linux也属于类似UNIX的操作系统。RISC型CPU与Intel和AMD的CPU在软件和硬件上都不兼容。

目前，在中高档服务器中用RISC指令的CPU主要有以下几类：PowerPC处理器、SPARC处理器、PA-RISC处理器、MIPS处理器、Alpha处理器。

（3）IA-64

EPIC（Explicitly Parallel Instruction Computers，精确并行指令计算机）是否是RISC和CISC体系的继承者的争论已经有很多，单以EPIC体系来说，它更像Intel的处理器迈向RISC体系的重要步骤。从理论上说，EPIC体系设计的CPU，在相同的主机配置下，处理Windows的应用软件比基于Unix下的应用软件要好得多。

Intel用EPIC技术的服务器CPU是安腾Itanium（开发代号即Merced）。它是64位处理器，也是IA－64系列中的第一款。微软也已开发了代号为Win64的操作系统，在软件上加以支持。在Intel用了X86指令集之后，它又转而寻求更先进的64-bit微处理器，Intel这样做的原因是，它们想摆脱容量巨大的x86架构,从而引入精力充沛而又功能强大的指令集，于是用EPIC指令集的IA-64架构便诞生了。IA-64 在很多方面来说，都比x86有了长足的进步。突破了传统IA32架构的许多限制，在数据的处理能力，系统的稳定性、安全性、可用性、可观理性等方面获得了突破性的提高。

IA-64微处理器最大的缺陷是它们缺乏与x86的兼容，而Intel为了IA-64处理器能够更好地运行两个朝代的软件，它在IA-64处理器上（Itanium、Itanium2 ……)引入了x86-to-IA-64的解码器，这样就能够把x86指令翻译为IA-64指令。这个解码器并不是最有效率的解码器，也不是运行x86代码的最好途径（最好的途径是直接在x86处理器上运行x86代码），因此Itanium 和Itanium2在运行x86应用程序时候的性能非常糟糕。这也成为X86-64产生的根本原因。

（4）X86-64 （AMD64 / EM64T）

AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有“直接执行”和“转换执行”的区别，其指令字段是8位或32位，可以避免字段过长。

x86-64（也叫AMD64）的产生也并非空穴来风，x86处理器的32bit寻址空间限制在4GB内存，而IA-64的处理器又不能兼容x86。AMD充分考虑顾客的需求，加强x86指令集的功能，使这套指令集可同时支持64位的运算模式，因此AMD把它们的结构称之为x86-64。在技术上AMD在x86-64架构中为了进行64位运算，AMD为其引入了新增了R8-R15通用寄存器作为原有X86处理器寄存器的扩充，但在而在32位环境下并不完全使用到这些寄存器。原来的寄存器诸如EAX、EBX也由32位扩张至64位。在SSE单元中新加入了8个新寄存器以提供对SSE2的支持。寄存器数量的增加将带来性能的提升。与此同时，为了同时支持32和64位代码及寄存器，x86-64架构允许处理器工作在以下两种模式：Long Mode(长模式)和Legacy Mode(遗传模式)，Long模式又分为两模式(64bit模式和Compatibility mode兼容模式)。该标准已经被引进在AMD服务器处理器中的Opteron处理器。

而今年也推出了支持64位的EM64T技术，再还没被正式命为EM64T之前是IA32E，这是英特尔64位扩展技术的名字,用来区别X86指令集。Intel的EM64T支持64位sub-mode，和AMD的X86-64技术类似，用64位的线性平面寻址，加入8个新的通用寄存器（GPRs），还增加8个寄存器支持SSE指令。与AMD相类似，Intel的64位技术将兼容IA32和IA32E，只有在运行64位操作系统下的时候，才将会用IA32E。IA32E将由2个sub-mode组成：64位sub-mode和32位sub-mode，同AMD64一样是向下兼容的。Intel的EM64T将完全兼容AMD的X86-64技术。现在Nocona处理器已经加入了一些64位技术，Intel的Pentium 4E处理器也支持64位技术。

应该说，这两者都是兼容x86指令集的64位微处理器架构，但EM64T与AMD64还是有一些不一样的地方，AMD64处理器中的NX位在Intel的处理器中将没有提供。

11.超流水线与超标量

在解释超流水线与超标量前，先了解流水线(pipeline)。流水线是Intel首次在486芯片中开始使用的。流水线的工作方式就象工业生产上的装配流水线。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条X86指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。经典奔腾每条整数流水线都分为四级流水，即指令预取、译码、执行、写回结果，浮点流水又分为八级流水。

超标量是通过内置多条流水线来同时执行多个处理器，其实质是以空间换取时间。而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。例如Pentium 4的流水线就长达20级。将流水线设计的步(级)越长，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。但是流水线过长也带来了一定副作用，很可能会出现主频较高的CPU实际运算速度较低的现象，Intel的奔腾4就出现了这种情况，虽然它的主频可以高达1.4G以上，但其运算性能却远远比不上AMD 1.2G的速龙甚至奔腾III。

12.封装形式

CPU封装是用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施，一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装，而用Slot x槽安装的CPU则全部用SEC(单边接插盒)的形式封装。现在还有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封装技术。由于市场竞争日益激烈，目前CPU封装技术的发展方向以节约成本为主。

13、多线程

同时多线程Simultaneous multithreading，简称SMT。SMT可通过复制处理器上的结构状态，让同一个处理器上的多个线程同步执行并共享处理器的执行，可最大限度地实现宽发射、乱序的超标量处理，提高处理器运算部件的利用率，缓和由于数据相关或Cache未命中带来的访问内存延时。当没有多个线程可用时，SMT处理器几乎和传统的宽发射超标量处理器一样。SMT最具吸引力的是只需小规模改变处理器核心的设计，几乎不用增加额外的成本就可以显著地提升效能。多线程技术则可以为高速的运算核心准备更多的待处理数据，减少运算核心的闲置时间。这对于桌面低端系统来说无疑十分具有吸引力。Intel从3.06GHz Pentium 4开始，所有处理器都将支持SMT技术。

14、多核心

多核心，也指单芯片多处理器（Chip multiprocessors，简称CMP）。CMP是由美国斯坦福大学提出的，其思想是将大规模并行处理器中的SMP（对称多处理器）集成到同一芯片内，各个处理器并行执行不同的进程。与CMP比较， SMT处理器结构的灵活性比较突出。但是，当半导体工艺进入0.18微米以后，线延时已经超过了门延迟，要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行。相比之下，由于CMP结构已经被划分成多个处理器核来设计，每个核都比较简单，有利于优化设计，因此更有发展前途。目前，IBM 的Power 4芯片和Sun的 MAJC5200芯片都用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存利用率，同时简化多处理器系统设计的复杂度。

2005年下半年，Intel和AMD的新型处理器也将融入CMP结构。新安腾处理器开发代码为Montecito，用双核心设计，拥有最少18MB片内缓存，取90nm工艺制造，它的设计绝对称得上是对当今芯片业的挑战。它的每个单独的核心都拥有独立的L1，L2和L3 cache，包含大约10亿支晶体管。

15、SMP

SMP（Symmetric Multi-Processing），对称多处理结构的简称，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。在这种技术的支持下，一个服务器系统可以同时运行多个处理器，并共享内存和其他的主机。像双至强，也就是我们所说的二路，这是在对称处理器系统中最常见的一种（至强MP可以支持到四路，AMD Opteron可以支持1-8路）。也有少数是16路的。但是一般来讲，SMP结构的机器可扩展性较差，很难做到100个以上多处理器，常规的一般是8个到16个，不过这对于多数的用户来说已经够用了。在高性能服务器和工作站级主板架构中最为常见，像UNIX服务器可支持最多256个CPU的系统。

构建一套SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台，再就是支持SMP的应用软件。

为了能够使得SMP系统发挥高效的性能，操作系统必须支持SMP系统，如WINNT、LINUX、以及UNIX等等32位操作系统。即能够进行多任务和多线程处理。多任务是指操作系统能够在同一时间让不同的CPU完成不同的任务；多线程是指操作系统能够使得不同的CPU并行的完成同一个任务。

要组建SMP系统，对所选的CPU有很高的要求，首先、CPU内部必须内置APIC（Advanced Programmable Interrupt Controllers）单元。Intel 多处理规范的核心就是高级可编程中断控制器（Advanced Programmable Interrupt Controllers--APICs）的使用；再次，相同的产品型号，同样类型的CPU核心，完全相同的运行频率；最后，尽可能保持相同的产品序列编号，因为两个生产批次的CPU作为双处理器运行的时候，有可能会发生一颗CPU负担过高，而另一颗负担很少的情况，无法发挥最大性能，更糟糕的是可能导致死机。

16、NUMA技术

NUMA即非一致访问分布共享存储技术，它是由若干通过高速专用网络连接起来的独立节点构成的系统，各个节点可以是单个的CPU或是SMP系统。在NUMA中，Cache 的一致性有多种解决方案，需要操作系统和特殊软件的支持。图2中是Sequent公司NUMA系统的例子。这里有3个SMP模块用高速专用网络联起来，组成一个节点，每个节点可以有12个CPU。像Sequent的系统最多可以达到64个CPU甚至256个CPU。显然，这是在SMP的基础上，再用NUMA的技术加以扩展，是这两种技术的结合。

17、乱序执行技术

乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。分枝技术：（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。

18、CPU内部的内存控制器

许多应用程序拥有更为复杂的读取模式（几乎是随机地，特别是当cache hit不可预测的时候），并且没有有效地利用带宽。典型的这类应用程序就是业务处理软件，即使拥有如乱序执行（out of order execution）这样的CPU特性，也会受内存延迟的限制。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令（无论这些数据来自CPU cache还是主内存系统）。当前低段系统的内存延迟大约是120－150ns，而CPU速度则达到了3GHz以上，一次单独的内存请求可能会浪费200－300次CPU循环。即使在缓存命中率（cache hit rate）达到99％的情况下，CPU也可能会花50％的时间来等待内存请求的结束－ 比如因为内存延迟的缘故。

你可以看到Opteron整合的内存控制器，它的延迟，与芯片组支持双通道DDR内存控制器的延迟相比来说，是要低很多的。英特尔也按照的那样在处理器内部整合内存控制器，这样导致北桥芯片将变得不那么重要。但改变了处理器访问主存的方式，有助于提高带宽、降低内存延时和提升处理器性能。

计算机有几个等级

处理器要看几核，主频，一、二、缓存，核数越多，它的多任务处理能力越强，主频越高，处理数据速度越快，较高的缓存也能大幅提升它的运算速度。 然后是显卡，显卡你可以根据它的型号来大概判断它性能的好坏，因为显卡商给显卡命名是有规律的，或者看显卡的价格，一般是越贵越好，你还可以看显卡的核心频率、显存频率、显存类型、显存位宽，流处理器数量（SP），以上数据越高越好，显存速度越低越好，最直接判断显卡好坏的方法是运行游戏，谁能最高画质，N倍抗锯齿下跑的帧数越多，谁就越强。 然后是内存，现在最先进的是DDR3的，然后看前端，一般是DDR3 1333，现在也有DDR3 2000，当然是后者强一点，还要看内存的大小，单条4G的比2*2G的要快。还有就是内存条的内存颗粒，分为A、B、C等级，最好的用A+的颗粒，最贵，当然最快。家用的一般是C等级的，不过用着也很好啊！ 硬盘也分类的，不同类型的硬盘速度是不一样的，家用的一般是80M/s，而固态硬盘能达到1.3Gb/s，当然两者价格查了太多，没有需求的，不是发烧友的，钱包不鼓的建议别买。 最容易忽视的就是主板，而主板非常重要，主板上装载着各个配件，越贵的主板做工用料越好，利于各配件间的协调工作，而且工作起来也越稳定。 还有就是各个配件间的平衡，这个没有具体要求，一般是根据需求而定的，但也不能太离谱， 单核Cpu（超低端）你配个HD50显卡（发烧高端）？六核980X的CPU（发烧高端）你配个CT220显卡（超低端）？或者六核980X的CPU和HD50显卡你配个400远的主板？这就叫太离谱了！！ 只有个配件的平衡才能让每个配件的性能完全发挥出来！！ 希望帮到你

Xp操作系统安全等级划分

计算机有四个等级。

1、一级考微型计算机基础知识。

2、二级考高级计算机语言编写程序。

3、考PC机硬件组成和Windows操作系统的基础知识。

4、四级考计算机专业基本知识以及计算机应用项目的分析设计、组织实施的基本技能。

计算机（computer）俗称电脑，是现代一种用于高速计算的电子计算机器，可以进行数值计算，又可以进行逻辑计算，还具有存储记忆功能。是能够按照程序运行，自动、高速处理海量数据的现代化智能电子设备。

由硬件系统和软件系统所组成，没有安装任何软件的计算机称为裸机。可分为超级计算机、工业控制计算机、网络计算机、个人计算机、嵌入式计算机五类，较先进的计算机有生物计算机、光子计算机、量子计算机等。

计算机是由硬件系统（hardware system）和软件系统（software system）两部分组成的。

操作系统通常应包括下列功能模块：

1、处理器管理：当多个程序同时运行时，解决处理器（CPU）时间的分配问题。

2、作业管理：完成某个独立任务的程序及其所需的数据组成一个作业。作业管理的任务主要是为用户提供一个使用计算机的界面使其方便地运行自己的作业，并对所有进入系统的作业进行调度和控制，尽可能高效地利用整个系统的。

3、存储器管理：为各个程序及其使用的数据分配存储空间，并保证它们互不干扰。

4、设备管理：根据用户提出使用设备的请求进行设备分配，同时还能随时接收设备的请求（称为中断），如要求输入信息。

怎样区分计算机等级？A、B、C、D各代表什么等级？

1 范围本标准规定了计算机系统安全保护能力的五个等级，即：第一级：用户自主保护级；第二级：系统审计保护级；第：安全标记保护级；第四级：结构化保护级；第五级：访问验证保护级。本标准适用计算机信息系统安全保护技术能力等级的划分。计算机信息系统安全保护能

力随着安全保护等级的增高，逐渐增强。2 引用标准下列标准所包含的条文，通过在本标准中引用而构成本标准的条文。本标准出版时，所

示版本均为有效。所有标准都会被修订，使用本标准的各方应探讨使用下列标准最新版本的

可能性。GB/T 5271 数据处理词汇3 定义除本章定义外，其他未列出的定义见GB/T 5271。3.1 计算机信息系统 computer information system计算机信息系统是由计算机及其相关的和配套的设备、设施（含网络）构成的，按照一

定的应用目标和规则对信息进行集、加工、存储、传输、检索等处理的人机系统。3.2 计算机信息系统可信计算基 trusted computing base of computer information

system计算机系统内保护装置的总体，包括硬件、固件、软件和负责执行安全策略的组合体。

它建立了一个基本的保护环境并提供一个可信计算系统所要求的附加用户服务。3.3 客体 object信息的载体。3.4 主体 subject引起信息在客体之间流动的人、进程或设备等。3.5 敏感标记 sensitivity label表示客体安全级别并描述客体数据敏感性的一组信息，可信计算基中把敏感标记作为强制访

问控制决策的依据。3.6 安全策略 security policy有关管理、保护和发布敏感信息的法律、规定和实施细则。 3.7 信道 channel系统内的信息传输路径。3.8 隐蔽信道 covert channel允许进程以危害系统安全策略的方式传输信息的通信信道。3.9 访问监控器 reference monitor监控主体和客体之间授权访问关系的部件。4 等级划分准则4.1 第一级 用户自主保护级本级的计算机信息系统可信计算基通过隔离用户与数据，使用户具备自主安全保护的能

力。它具有多种形式的控制能力，对用户实施访问控制，即为用户提供可行的手段，保护用

户和用户组信息，避免其他用户对数据的非法读写与破坏。4.1.1 自主访问控制计算机信息系统可信计算基定义和控制系统中命名用户对命名客体的访问。实施机制

（例如：访问控制表）允许命名用户以用户和（或）用户组的身份规定并控制客体的共享；

阻止非授权用户读取敏感信息。4.1.2 身份鉴别计算机信息系统可信计算基初始执行时，首先要求用户标识自己的身份，并使用保护机

制（例如：口令）来鉴别用户的身份，阻止非授权用户访问用户身份鉴别数据。4.1.3 数据完整性计算机信息系统可信计算基通过自主完整性策略，阻止非授权用户修改或破坏敏感信

息。4.2 第二级 系统审计保护级与用户自主保护级相比，本级的计算机信息系统可信计算基实施了粒度更细的自主访问

控制，它通过登录规程、审计安全性相关和隔离，使用户对自己的行为负责。4.2.1 自主访问控制计算机信息系统可信计算基定义和控制系统中命名用户对命名客体的访问。实施机制

（例如：访问控制表）允许命名用户以用户和（或）用户组的身份规定并控制客体的共享；

阻止非授权用户读取敏感信息。并控制访问权限扩散。自主访问控制机制根据用户指定方式

或默认方式，阻止非授权用户访问客体。访问控制的粒度是单个用户。没有存取权的用户只

允许由授权用户指定对客体的访问权。4.2.2 身份鉴别计算机信息系统可信计算基初始执行时，首先要求用户标识自己的身份，并使用保护机

制（例如：口令）来鉴别用户的身份；阻止非授权用户访问用户身份鉴别数据。通过为用户

提供唯一标识、计算机信息系统可信计算基能够使用户对自己的行为负责。计算机信息系统

可信计算基还具备将身份标识与该用户所有可审计行为相关联的能力。4.2.3 客体重用在计算机信息系统可信计算基的空闲存储客体空间中，对客体初始指定、分配或再分配

一个主体之前，撤销该客体所含信息的所有授权。当主体获得对一个已被释放的客体的访问

权时，当前主体不能获得原主体活动所产生的任何信息。4.2.4 审计计算机信息系统可信计算基能创建和维护受保护客体的访问审计跟踪记录，并能阻止非

授权的用户对它访问或破坏。计算机信息系统可信计算基能记录下述：使用身份鉴别机制；将客体引入用户地址

空间（例如：打开文件、程序初始化）；删除客体；由操作员、系统管理员或（和）系统安

全管理员实施的动作，以及其他与系统安全有关的。对于每一，其审计记录包括：

的日期和时间、用户、类型、是否成功。对于身份鉴别，审计记录包含的

来源（例如：终端标识符）；对于客体引入用户地址空间的及客体删除，审计记录

包含客体名。对不能由计算机信息系统可信计算基独立分辨的审计，审计机制提供审计记录接

口，可由授权主体调用。这些审计记录区别于计算机信息系统可信计算基独立分辨的审计记

录。4.2.5 数据完整性计算机信息系统可信计算基通过自主完整性策略，阻止非授权用户修改或破坏敏感信

息。4.3 第 安全标记保护级本级的计算机信息系统可信计算基具有系统审计保护级所有功能。此外，还提供有关安

全策略模型、数据标记以及主体对客体强制访问控制的非形式化描述；具有准确地标记输出

信息的能力；消除通过测试发现的任何错误。4.3.1 自主访问控制计算机信息系统可信计算基定义和控制系统中命名用户对命名客体的访问。实施机制

（例如：访问控制表）允许命名用户以用户和（或）用户组的身份规定并控制客体的共享；

阻止非授权用户读取敏感信息。并控制访问权限扩散。自主访问控制机制根据用户指定方式

或默认方式，阻止非授权用户访问客体。访问控制的粒度是单个用户。没有存取权的用户只

允许由授权用户指定对客体的访问权。阻止非授权用户读取敏感信息。4.3.2 强制访问控制计算机信息系统可信计算基对所有主体及其所控制的客体（例如：进程、文件、段、设

备）实施强制访问控制。为这些主体及客体指定敏感标记，这些标记是等级分类和非等级类

别的组合，它们是实施强制访问控制的依据。计算机信息系统可信计算基支持两种或两种以

上成分组成的安全级。计算机信息系统可信计算基控制的所有主体对客体的访问应满足：仅

当主体安全级中的等级分类高于或等于客体安全级中的等级分类，且主体安全级中的非等级

类别包含了客体安全级中的全部非等级类别，主体才能读客体；仅当主体安全级中的等级分

类低于或等于客体安全级中的等级分类，且主体安全级中的非等级类别包含了客体安全级中

的非等级类别，主体才能写一个客体。计算机信息系统可信计算基使用身份和鉴别数据，鉴

别用户的身份，并保证用户创建的计算机信息系统可信计算基外部主体的安全级和授权受该

用户的安全级和授权的控制。4.3.3 标记计算机信息系统可信计算基应维护与主体及其控制的存储客体（例如：进程、文件、

段、设备）相关的敏感标记。这些标记是实施强制访问的基础。为了输入未加安全标记的数

据，计算机信息系统可信计算基向授权用户要求并接受这些数据的安全级别，且可由计算机

信息系统可信计算基审计。 4.3.4 身份鉴别计算机信息系统可信计算基初始执行时，首先要求用户标识自己的身份，而且，计算机

信息系统可信计算基维护用户身份识别数据并确定用户访问权及授权数据。计算机信息系统

可信计算基使用这些数据鉴别用户身份，并使用保护机制（例如：口令）来鉴别用户的身

份；阻止非授权用户访问用户身份鉴别数据。通过为用户提供唯一标识，计算机信息系统可

信计算基能够使用用户对自己的行为负责。计算机信息系统可信计算基还具备将身份标识与

该用户所有可审计行为相关联的能力。4.3.5 客体重用在计算机信息系统可信计算基的空闲存储客体空间中，对客体初始指定、分配或再分配

一个主体之前，撤销客体所含信息的所有授权。当主体获得对一个已被释放的客体的访问权

时，当前主体不能获得原主体活动所产生的任何信息。4.3.6 审计计算机信息系统可信计算基能创建和维护受保护客体的访问审计跟踪记录，并能阻止非

授权的用户对它访问或破坏。计算机信息系统可信计算基能记录下述：使用身份鉴别机制；将客体引入用户地址

空间（例如：打开文件、程序初始化）；删除客体；由操作员、系统管理员或（和）系统安

全管理员实施的动作，以及其他与系统安全有关的。对于每一，其审计记录包括：

的日期和时间、用户、类型、是否成功。对于身份鉴别，审计记录包含请

求的来源（例如：终端标识符）；对于客体引入用户地址空间的及客体删除，审计

记录包含客体名及客体的安全级别。此外，计算机信息系统可信计算基具有审计更改可读输

出记号的能力。对不能由计算机信息系统可信计算基独立分辨的审计，审计机制提供审计记录接

口，可由授权主体调用。这些审计记录区别于计算机信息系统可信计算基独立分辨的审计记

录。4.3.7 数据完整性计算机信息系统可信计算基通过自主和强制完整性策略，阻止非授权用户修改或破坏敏

感信息。在网络环境中，使用完整性敏感标记来确信信息在传送中未受损。4.4 第四级 结构化保护级本级的计算机信息系统可信计算基建立于一个明确定义的形式化安全策略模型之上，它

要求将第系统中的自主和强制访问控制扩展到所有主体与客体。此外，还要考虑隐蔽通

道。本级的计算机信息系统可信计算基必须结构化为关键保护元素和非关键保护元素。计算

机信息系统可信计算基的接口也必须明确定义，使其设计与实现能经受更充分的测试和更完

整的复审。加强了鉴别机制；支持系统管理员和操作员的职能；提供可信设施管理；增强了

配置管理控制。系统具有相当的抗渗透能力。4.4.1 自主访问控制计算机信息系统可信计算基定义和控制系统中命名用户对命名客体的访问。实施机制

（例如：访问控制表）允许命名用户和（或）以用户组的身份规定并控制客体的共享；阻止

非授用户读取敏感信息。并控制访问权限扩散。自主访问控制机制根据用户指定方式或默认方式，阻止非授权用户访问客体。访问控制的粒

度是单个用户。没有存取权的用户只允许由授权用户指定对客体的访问权。4.4.2 强制访问控制计算机信息系统可信计算基对外部主体能够直接或间接访问的所有（例如：主体、

存储客体和输入输出）实施强制访问控制。为这些主体及客体指定敏感标记，这些标记

是等级分类和非等级类别的组合，它们是实施强制访问控制的依据。计算机信息系统可信计

算基支持两种或两种以上成分组成的安全级。计算机信息系统可信计算基外部的所有主体对

客体的直接或间接的访问应满足：仅当主体安全级中的等级分类高于或等于客体安全级中的

等级分类，且主体安全级中的非等级类别包含了客体安全级中的全部非等级类别，主体才能

读客体；仅当主体安全级中的等级分类低于或等于客体安全级中的等级分类，且主体安全级

中的非等级类别包含于客体安全级中的非等级类别，主体才能写一个客体。计算机信息系统

可信计算基使用身份和鉴别数据，鉴别用户的身份，保护用户创建的计算机信息系统可信计

算基外部主体的安全级和授权受该用户的安全级和授权的控制。4.4.3 标记计算机信息系统可信计算基维护与可被外部主体直接或间接访问到的计算机信息系统资

源（例如：主体、存储客体、只读存储器）相关的敏感标记。这些标记是实施强制访问的基

础。为了输入未加安全标记的数据，计算机信息系统可信计算基向授权用户要求并接受这些

数据的安全级别，且可由计算机信息系统可信计算基审计。4.4.4 身份鉴别计算机信息系统可信计算基初始执行时，首先要求用户标识自己的身份，而且，计算机

信息系统可信计算基维护用户身份识别数据并确定用户访问权及授权数据。计算机信息系统

可信计算基使用这些数据，鉴别用户身份，并使用保护机制（例如：口令）来鉴别用户的身

份；阻止非授权用户访问用户身份鉴别数据。通过为用户提供唯一标识，计算机信息系统可

信计算基能够使用户对自己的行为负责。计算机信息系统可信计算基还具备将身份标识与该

用户所有可审计行为相关联的能力。4.4.5 客体重用在计算机信息系统可信计算基的空闲存储客体空间中，对客体初始指定、分配或再分配

一个主体之前，撤销客体所含信息的所有授权。当主体获得对一个已被释放的客体的访问权

时，当前主体不能获得原主体活动所产生的任何信息。4.4.6 审计计算机信息系统可信计算基能创建和维护受保护客体的访问审计跟踪记录，并能阻止非

授权的用户对它访问或破坏。计算机信息系统可信计算基能记录下述：使用身份鉴别机制；将客体引入用户地址

空间（例如：打开文件、程序初始化）；删除客体；由操作员、系统管理员或（和）系统安

全管理员实施的动作，以及其他与系统安全有关的。对于每一，其审计记录包括：

的日期和时间、用户、类型、是否成功。对于身份鉴别，审计记录包含请

求的来源（例如：终端标识符）；对于客体引入用户地址空间的及客体删除，审计

记录包含客体及客体的安全级别。此外，计算机信息系统可信计算基具有审计更改可读输出

记号的能力。对不能由计算机信息系统可信计算基独立分辨的审计，审计机制提供审计记录接

口，可由授权主体调用。这些审计记录区别于计算机信息系统可信计算基独立分辨的审计记

录。计算机信息系统可信计算基能够审计利用隐蔽存储信道时可能被使用的。4.4.7 数据完整性计算机信息系统可信计算基通过自主和强制完整性策略。阻止非授权用户修改或破坏敏

感信息。在网络环境中，使用完整性敏感标记来确信信息在传送中未受损。4.4.8 隐蔽信道分析系统开发者应彻底搜索隐蔽存储信道，并根据实际测量或工程估算确定每一个被标识信

道的最大带宽。4.4.9 可信路径对用户的初始登录和鉴别，计算机信息系统可信计算基在它与用户之间提供可信通信路

径。该路径上的通信只能由该用户初始化。4.5 第五级 访问验证保护级本级的计算机信息系统可信计算基满足访问监控器需求。访问监控器仲裁主体对客体的

全部访问。访问监控器本身是抗篡改的；必须足够小，能够分析和测试。为了满足访问监控

器需求，计算机信息系统可信计算基在其构造时，排除那些对实施安全策略来说并非必要的

代码；在设计和实现时，从系统工程角度将其复杂性降低到最小程度。支持安全管理员职

能；扩充审计机制，当发生与安全相关的时发出信号；提供系统恢复机制。系统具有很

高的抗渗透能力。4.5.1 自主访问控制计算机信息系统可信计算基定义并控制系统中命名用户对命名客体的访问。实施机制

（例如：访问控制表）允许命名用户和（或）以用户组的身份规定并控制客体的共享；阻止

非授权用户读取敏感信息。并控制访问权限扩散。自主访问控制机制根据用户指定方式或默认方式，阻止非授权用户访问客体。访问控制

的粒度是单个用户。访问控制能够为每个命名客体指定命名用户和用户组，并规定他们对客

体的访问模式。没有存取权的用户只允许由授权用户指定对客体的访问权。4.5.2 强制访问控制计算机信息系统可信计算基对外部主体能够直接或间接访问的所有（例如：主体、

存储客体和输入输出）实施强制访问控制。为这些主体及客体指定敏感标记，这些标记

是等级分类和非等级类别的组合，它们是实施强制访问控制的依据。计算机信息系统可信计

算基支持两种或两种以上成分组成的安全级。计算机信息系统可信计算基外部的所有主体对

客体的直接或间接的访问应满足：仅当主体安全级中的等级分类高于或等于客体安全级中的

等级分类，且主体安全级中的非等级类别包含了客体安全级中的全部非等级类别，主体才能

读客体；仅当主体安全级中的等级分类低于或等于客体安全级中的等级分类，且主体安全级

中的非等级类别包含了客体安全级中的非等级类别，主体才能写一个客体。计算机信息系统

可信计算基使用身份和鉴别数据，鉴别用户的身份，保证用户创建的计算机信息系统可信计

算基外部主体的安全级和授权受该用户的安全级和授权的控制。4.5.3 标记计算机信息系统可信计算基维护与可被外部主体直接或间接访问到计算机信息系统

（例如：主体、存储客体、只读存储器）相关的敏感标记。这些标记是实施强制访问的基

础。为了输入未加安全标记的数据，计算机信息系统可信计算基向授权用户要求并接受这些

数据的安全级别，且可由计算机信息系统可信计算基审计。4.5.4 身份鉴别 计算机信息系统可信计算基初始执行时，首先要求用户标识自己的身份，而且，计算机

信息系统可信计算基维护用户身份识别数据并确定用户访问权及授权数据。计算机信息系统

可信计算基使用这些数据，鉴别用户身份，并使用保护机制（例如：口令）来鉴别用户的身

份；阻止非授权用户访问用户身份鉴别数据。通过为用户提供唯一标识，计算机信息系统可

信计算基能够使用户对自己的行为负责。计算机信息系统可信计算基还具备将身份标识与该

用户所有可审计行为相关联的能力。4.5.5 客体重用在计算机信息系统可信计算基的空闲存储客体空间中，对客体初始指定、分配或再分配

一个主体之前，撤销客体所含信息的所有授权。当主体获得对一个已被释放的客体的访问权

时，当前主体不能获得原主体活动所产生的任何信息。4.5.6 审计计算机信息系统可信计算基能创建和维护受保护客体的访问审计跟踪记录，并能阻止非

授权的用户对它访问或破坏。计算机信息系统可信计算基能记录下述：使用身份鉴别机制；将客体引入用户地址空间

（例如：打开文件、程序出始化）；删除客体；由操作员、系统管理员或（和）系统安全管

理员实施的动作，以及其他与系统安全有关的。对于每一，其审计记录包括：

的日期和时间、用户、类型、是否成功。对于身份鉴别，审计记录包含请求的

来源（例如：终端标识符）；对于客体引入用户地址空间的及客体删除，审计记录

包含客体名及客体的安全级别。此外，计算机信息系统可信计算基具有审计更改可读输出记

号的能力。对不能由计算机信息系统可信计算基独立分辨的审计，审计机制提供审计记录接

口，可由授权主体调用。这些审计记录区别于计算机信息系统可信计算基独立分辨的审计记

录。计算机信息系统可信计算基能够审计利用隐蔽存储信道时可能被使用的。 计算机信息系统可信计算基包含能够监控可审计安全发生与积累的机制，当超过阈

值时，能够立即向安全管理员发出报警。并且，如果这些与安全相关的继续发生或积

累，系统应以最小的代价中止它们。4.5.7 数据完整性计算机信息系统可信计算基通过自主和强制完整性策略，阻止非授权用户修改或破坏敏感信

息。在网络环境中，使用完整性敏感标记来确信信息在传送中未受损。4.5.8 隐蔽信道分析系统开发者应彻底搜索隐蔽信道，并根据实际测量或工程估算确定每一个被标识信道的

最大带宽。4.5.9 可信路径当连接用户时（如注册、更改主体安全级），计算机信息系统可信计算基提供它与用户

之间的可信通信路径。可信路径上的通信只能由该用户或计算机信息系统可信计算基激活，

且在逻辑上与其他路径上的通信相隔离，且能正确地加以区分。4.5.10 可信恢复计算机信息系统可信计算基提供过程和机制，保证计算机信息系统失效或中断后，可以

进行不损害任何安全保护性能的恢复。

分4个等级一级(分一级B、一级WPS Office、一级MS Office)

考核应试者的计算机初步知识和使用微机系统的初步能力。主要为从事文字、表格处理和常规信息检索、办公信息处理的人员设立的。

二级考核应试者软、硬件基础知识和使用一种高级计算机程序设计语言(C、VISUAL BASIC、VISUAL FOXPRO、JAVA、ACCESS、C++)编制程序、上机调试的能力。

主要为从事计算机或数据库管理软件使用的人员设立的。

分四个类别：分别为PC技术、信息管理技术、网络技术、数据库技术。

四级考核计算机应用项目或应用系统的分析和设计的必备能力。

四级考核应试者应具有计算机及应用的基础知识、熟悉计算机操作系统、软件工程和数据库技术原理及其应用知识，具有计算机网络和通讯的基础知识，具有计算机应用项目开发、分析和组织实施的基本能力，具有计算机应用系统安全性和保密性知识。主要为从事计算机应用系统设计的人员设立的。